pealkiri
Hardware Modeling for Design Verification and Debug
Riistvara modelleerimine disaini verifitseerimise ja silumise jaoks
valdkond
Informatics and System Engineering C
Informaatika ja süsteemitehnika C
autor
Tšepurov, Anton
märksõnad
hardware verification
debug
RTL
dissertations
riistvara verifitseerimine
silumine
dissertatsioonid
väljaandja
TUT Press
TTÜ Kirjastus
juhendaja
Raik, Jaan
Jenihhin, Maksim
kaitsmiskuupäev
14.06.2013
identifikaator
ISBN 9789949234783 (publication)
ISBN 9789949234790(pdf)
ISSN 14064731
keel
eng
asutus
Tallinn University of Technology
Tallinna Tehnikaülikool
teaduskond
Faculty of Information Technology
Infotehnoloogia teaduskond
instituut / kolledž
Department of Computer Engineering
Arvutitehnika instituut